Jo vairāk elektronisko iekārtu funkciju un veiktspējas, jo sarežģītāka ir tā struktūra, tehnoloģija un sistēma. Jo grūtāk ir tradicionālajiem analogajiem jaudas pārvaldības IC izpildīt sistēmas vispārējās jaudas pārvaldības prasības, un jo tas ir dārgāks. Digitālā kontrollera kodols galvenokārt sastāv no trim īpašiem moduļiem: anti-aliasing filtra, analogā-digitālā pārveidotāja (ADC) un digitālā impulsa platuma modulatora (DPWM). Lai sasniegtu tādu pašu veiktspējas indeksu kā analogās vadības arhitektūra, ir nepieciešams augstas izšķirtspējas, liela ātruma un lineāra ADC un augstas izšķirtspējas, ātrgaitas PWM shēmas konstrukcija.
ADC izšķirtspējai ir jāatbilst diapazonam, kurā kļūda ir mazāka par pieļaujamo izejas sprieguma svārstību. Jo mazāka ir nepieciešamā izejas sprieguma pulsācija, jo augstāka ir ADC izšķirtspējas prasība. Tajā pašā laikā, tā kā anti-aliasing filtri un konveijera vai SAR analogo-digitālo pārveidotāji ieviesīs cilpas aizkavi, mums steidzami nepieciešami analogo-digitālo pārveidotāji ar augstu iztveršanas ātrumu. Analogajiem kontrolieriem ir raksturīgi ierobežojumi iespējamajam impulsu platumam, ko var ģenerēt, savukārt DPWM var ģenerēt diskrētas un ierobežotas PWM platumu kopas.
No izejas līdzsvara stāvoklī viedokļa ir iespējama tikai viena diskrēto izejas spriegumu kopa. Tā kā DPWM ir atgriezeniskās saites cilpas daļa, DPWM izšķirtspējai jābūt pietiekami augstai, lai izvadā netiktu parādīta labi zināmā robežcikla vērtība. Minimālais ciparu skaits, kas nepieciešams, lai nerādītu nekādu robežvērtību, ir atkarīgs no topoloģijas, izejas sprieguma un ADC izšķirtspējas. Tajā pašā laikā sistēmas cilpas stabilitāti regulē PI vai PID regulators.
